PCIE接口測(cè)試,PCI-Express測(cè)試,信號(hào)完整性測(cè)試服務(wù)


與其他高數(shù)據(jù)速率串行傳輸協(xié)議一樣，時(shí)鐘嵌入在信號(hào)中。在物理層面上，PCI Express2.0使用8b / 10b編碼方案來確保連續(xù)相同數(shù)字（零或1）的字符串的長(zhǎng)度有限。該編碼用于防止接收機(jī)丟失位邊緣的位置。在這種編碼方案中，每個(gè)八（未編碼）有效載荷數(shù)據(jù)位被替換為發(fā)送數(shù)據(jù)的10（編碼）比特，導(dǎo)致電帶寬中的20%開銷。為了提高可用帶寬，PCI Express 3.0版代替使用128b / 130b編碼加擾。 128b / 130b編碼依賴于加擾來限制數(shù)據(jù)流中相同數(shù)字串的運(yùn)行長(zhǎng)度，并確保接收機(jī)保持同步到發(fā)射機(jī)。它還通過防止發(fā)送的數(shù)據(jù)流中的重復(fù)數(shù)據(jù)模式來降低電磁干擾（EMI）。



------------------------------------